******************************************************************************* (c) 1993-1998 Holger Zimmermann @ SZ2, Beethovenstrasse 11, 31141 Hildesheim Erl„uterungen zu den PAK-GALs (Stand: 30-10-98) Grunds„tzlich: Die GALs fr den Betrieb der PAK mit 16 MHz werden nicht mehr weiter gepflegt. Ein Grund: Mangelndes Interesse. Ein weiterer Grund: Die FRAK ist nur ab 32 MHz aufw„rts einsetzbar. Im folgenden werden die 16 MHz GALs deshalb nicht mehr bercksichtigt. Fr U1 und U2 sollte man bei 50 MHz 10ns-GAL nehmen, sonst reichen 15ns-GALs. ------------------------------------------------------------------------------- U1: Abh„ngig vom Prozessortyp (68020 oder 68030). Bedingt abh„ngig vom PAK-Takt (bestimmt Timing fr L2-Cache und ROM). Dauer der Buszyklen (as_20 aktiv): L2 3 CPU-Clocks, PAK-ROM 6 CPU-Clocks. Das bedeutet fr die ROMs bei 32MHz: 180ns, bei 50MHz: 120ns Zugriffszeit. Mit speziellen GALs geht es auch schneller, passende ROMs vorausgesetzt. Beide GALs funktionieren mit FRAK/1, FRAK/2 oder PAK pur. Bei 50 MHz wird fr U1 ein 10ns-GAL empfohlen. P13_50d fr 68030 (L2 3clk, ROM 6clk) P12_32a fr 68020 (L2 3clk, ROM 6clk) ------------------------------------------------------------------------------- U2: Keine Abh„ngigkeiten. Bisher waren die Schreibsignale fr die SRAMS nur solange aktiv, wie das Strobe-Signal (aus U4) anstand. Seit P4_50a war dieses Signal nur noch einen 8-MHz-Halbtakt aktiv, sonst gab es Fehler bei read miss, wenn die CPU bereits den n„chsten Buszyklus gestartet hatte, w„hrend as_00 noch vom vorhergehenden Buszyklus aktiv war. Allerdings mssen die Daten aus dem ST-RAM jetzt schon frher stabil sein (60ns bei 8 MHz). Mit langsamen RAM-Chips (besonders bei 12 MHz Mainboardtakt) oder 3MByte-Bastell”sungen kann das schiefgehen. Dann bleibt nur: Das ST-RAM mit neuen Chips schneller machen oder unter Verzicht auf 12 MHz Boardtakt. Seit Okt.98 neu: Schreibsignale fr die SRAMS bleiben ber das Strobe- Signal (aus U4) hinaus aktiv, bis as_20 inaktiv wird. Auswirkungen: Jetzt laufen auch langsame (ST-)RAMs auf schnellen (12 MHz) Mainboards. Bei 50 MHz wird fr U2 ein 10ns-GAL empfohlen. P2_51 ist das neue Standard-GAL. ------------------------------------------------------------------------------- U4: Abh„ngig davon, ob mit oder ohne PuPla. Die alte Abh„ngigkeit vom Takt- verh„ltnis besteht jetzt (in Verbindung mit P2_51) nicht mehr. Seit P4_50 ist das Signal q1 krzer (Strobe fr den L2-Cache, geht zum GAL U2). Sonst gab es Fehler bei read miss, wenn die CPU bereits den n„chsten Buszyklus gestartet hatte, w„hrend as_00 noch vom vorhergehenden Buszyklus aktiv war. Die damit verbundenen Probleme mit langsamen RAMs oder mit 12 MHz Boards wurden jetzt durch Žnderung in U2 (s.o.) behoben. Buserror und Autovektor-Interrupt fhrten bisher zu einem verkrzten Mainboardzyklus. In diesen F„llen war der krzest m”gliche Mainboard- Zyklus nur einen Halbtakt lang. Beim VBL-Interrupt war z.B. as_00 nur zwei Halbtakte aktiv, im Vergleich zu mindestens 5 Halbtakten bei einem "echten" 68000er. Dieses Verhalten war brigens schon bei der PAK/2 so. Seit Okt.98 neu: Mit P4_51 fhren Buserror und Autovektor-Interrupt jetzt zu einem Mainboard-Zyklus mit mindestens 3 Halbtakten (immer noch schneller als ein 68000er, h”rt aber jetzt mit der gleichen Flanke des Taktsignals auf). Und noch etwas: Falls bei einem Zugriff in den Bereich, den der L2-Cache abdeckt, ein Buserror auftrat, wurden die (Schrott)- Daten trotzdem in den L2-Cache bernommen. Das hatte zwar keine Auswirkungen, weil dieser Fall beim ST nicht vorkommt. Aber prinzipiell war das nicht richtig, weswegen das gleich mit behoben wurde. Und jetzt der Haken an der Sache: Leider funktioniert das Ganze nur in Verbindung mit einer PuPla, weshalb bei einer PAK ohne PuPla weiterhin P4_50a benutzt werden muž. P4_51 falls mit PuPla (egal, welche) P4_50a falls ohne PuPla ------------------------------------------------------------------------------- U5: Keine Abh„ngigkeit Neu: Die "Sicherheitslcke" im alten V5_32 wurde beseitigt: Theoretisch war es m”glich, daž bgack_20 erst dann aktiv wurde, nachdem br_00 (=br_20) bereits wieder deaktiviert wurde. Das Ganze h„ngt ab vom br_00-Timing. Da dieses aber aus dem 8MHz-Takt abgeleitet wird, konnte ich diesen Unfall in der Praxis nie beobachten. Aber sicher ist sicher! Randeffekt: Da jetzt fr die CPU br_20 in jedem Fall noch lang ber bgack_20 hinaus ansteht, versucht diese eine Neuarbitrierung (bg_20 wird deaktiviert und erneut aktiviert. Dies wird aber von der Statemachine ignoriert, also kein Problem. Noch mehr Sicherheit: Die Statemachine wartet nach Ende eines DMA-Zyklus noch einen 8MHz-Takt l„nger, bis die CPU wieder ran darf. Dabei doppelte Abfrage, ob bgack_00 auch ganz sicher deaktiviert wurde. Kleiner Nachteil: Etwas Zeit verschenkt! P5_50a ist das aktuelle Standard-GAL ------------------------------------------------------------------------------- U6: Abh„ngig davon, ob eine FRAK (egal ob /1 oder /2) auf der PAK sitzt. Neuerungen gab es nur im Zusammenhang mit der FRAK. Dieses GAL ist zust„ndig fr die Adressdekodierung auf der PAK. Mit aufgesetzter FRAK mssen jetzt bei einigen Signalen auch Adressleitungen oberhalb a23 bercksichtigt werden, die aber nicht an dieses GAL gefhrt sind. Die L”sung: Die betreffenden Ausg„nge dieses GALs werden hochohmig geschaltet, die ben”tigten Signale kommen stattdessen ber den 19pol. Stecker CON1 aus dem GAL U6 von der FRAK, wo die h”heren Adressleitungen anliegen. Wer hier zum falschen GAL greift, hat entweder zwei GALs, die gegeneinander k„mpfen oder zwei Signale, die "in der Luft h„ngen". Beides wrde fr Bombenstimmung sorgen. Seit Jun.97 neu: Bisher hat die FRAK einen Buserror ausgel”st, wenn der RAM-Test beim Kaltstart am Ende des TT-RAMs angekommen war. Jetzt gibt es keinen Buserror mehr, stattdessen wird das TT-RAM nochmal gespiegelt. Der RAM-Test erkennt das ebenfalls als Abbruchkriterium. Vorteil: Es besteht keine Gefahr mehr, daž durch unsaubere Adrežsignale ein Buserror ausgel”st werden kann. Achtung: Ist bei der FRAK/2 Standard, eine FRAK/1 ben”tigt aktuelle GALs! Seit Okt.98 neu: Bisher kamen zwei Signale (!csp_19 und !ciin) aus dem GAL F6 auf der FRAK. Jetzt ist es nur noch eines (!csp_19), das andere (!ciin) kommt wieder aus P6 auf der PAK. Vorteil: Ist unempfindlicher gegenber St”rungen auf der Masseleitung. Achtung: Die gef„delte Verbindung von U6 Pin 17 an CON1 Pin 2 auf der PAK, die bisher noch ben”tigt wurde, entf„llt jetzt. Wo diese Verbindung noch von den alten GALs her besteht, muž sie unbedingt entfernt werden! Dies ist ein beliebter Fehler bei der Umrstung der PAK auf diesen neuen GAL-Stand! P6_ST fr PAK ohne FRAK P6_F04 fr PAK mit FRAK ------------------------------------------------------------------------------- Zum Schluž nochmal die Kurzbersicht: PAK pur mit PuPla mit FRAK mit FRAK+PuPla U1: P13_50d U2: P2_51 U4: P4_50a P4_51 P4_51 U5: P5_50a U6: P6_ST P6_F04 P6_F04 ------------------------------------------------------------------------------- 30-10-98 Holger Zimmermann