5　周辺回路と動作 SMC88112の周辺回路はメモリマップドI/O方式でCPUとインターフェースされています。こ のため、他のメモリアクセスと同様にI/Oメモリを操作して周辺回路を制御することがで きます。以下、各周辺回路別にその動作と制御方法を説明します。 5.1　I/Oメモリマップ 　　　　　表5.1.1(a) I/Oメモリマップ(00FF00H〜00FF02H,MCUモード) ｱﾄﾞﾚｽ ﾋﾞｯﾄ 名称　　　 機　能 1　　0　　SR　R/W　注釈 00FF00 D7 BSMD1 ﾊﾟｽﾓｰﾄﾞ(CPUﾓｰﾄﾞ) 0 R/W (MCU) BSMD1 BSMD0 ﾓｰﾄﾞ 1 1 512K(ﾏｷｼﾏﾑ) D6 BSMD0 1 0 512K(ﾐﾆﾏﾑ) 0 R/W 0 1 64K 0 0 ｼﾝｸﾞﾙﾁｯﾌﾟ D5 CEMD1 ﾁｯﾌﾟｲﾈｰﾌﾞﾙﾓｰﾄﾞ 1 R/W 64Kﾊﾟｽﾓｰﾄﾞ CEMD1 CEMD0 ﾓｰﾄﾞ のみ 1 1 64K(CE0) D4 CEMD0 1 0 32K(CE0,CE1) 1 R/W 0 1 16K(CE1-CE3) 0 0 8K(CE0-CE3) D3 CE3　　 CE3(R33) CE3　CE3 0 R/W ｼﾝｸﾞﾙﾁｯﾌﾟ CE信号出力ｲﾈｰﾌﾞﾙ 有効 無効 ﾓｰﾄﾞの D2 CE2　　 CE2(R32) 有効: CE信号出力 CE2　CE2 0 R/W 場合、 無効: DC出力(R3x) 有効 無効 DC出力に D1 CE1　　 CE1(R31) CE1　CE1 0 R/W 固定 有効 無効 D0 CE0　　 CE0(R30) CE0　CE0 0 R/W 有効 無効 00FF01 D7 SPP7 ｽﾀｯｸﾎﾟｲﾝﾀﾍﾟｰｼﾞｱﾄﾞﾚｽ (MSB) 1 0 0 R/W D6 SPP6 1 0 0 R/W D5 SPP5 1 0 0 R/W D4 SPP4 ｼﾝｸﾞﾙﾁｯﾌﾟﾓｰﾄﾞ: 0ﾍﾟｰｼﾞのみ　 1 0 0 R/W D3 SPP3 64Kﾓｰﾄﾞ: 0ﾍﾟｰｼﾞのみ　 1 0 0 R/W D2 SPP2 512K(min)ﾓｰﾄﾞ: 0〜27Hﾍﾟｰｼﾞ 1 0 0 R/W D1 SPP1 512K(max)ﾓｰﾄﾞ: 0〜27Hﾍﾟｰｼﾞ 1 0 0 R/W D0 SPP0 (LSB) 1 0 0 R/W 00FF02 D7 EBR ﾊﾞｽ解放ｲﾈｰﾌﾞﾙ K11 BREQ 入力 ﾎﾟｰﾄ 0 R/W (K11,R51端子仕様) R51 BACK 出力 ﾎﾟｰﾄ ｳｪｲﾄｽﾃｰﾄ制御 D6 WT2 WT2 WT1 WT0 ｽﾃｰﾄ数 1 1 1 14 1 1 0 12 D5 WT1 1 0 1 10 0 R/W 1 0 0 8 0 1 1 6 D4 WT1 0 1 0 4 0 0 1 2 0 0 0 ﾉｰｳｪｲﾄ D3 CLKCHG CPU動作ｸﾛｯｸ切り換え 　　 OSC3 OSC1 0 R/W D2 OSCC OSC3発振On/Off制御 　　 On Off 0 R/W 動作ﾓｰﾄﾞ選択 D1 VDC1 VDC1 VDC0 1 × 高速ﾓｰﾄﾞ (VD1=3.3V) 0 1 低ﾊﾟﾜｰﾓｰﾄﾞ 0 R/W D0 VDC0 (VD1=1.3V) 0 0 通常ﾓｰﾄﾞ (VD1=2.2V) 注!　　アドレス"00FF00H"および"00FF01H"に任意の値をそれぞれ書き込むまで、NMIを含 　　　めたすべての割り込みはマスクされます。 　　　　　表5.1.1(c) I/Oメモリマップ(00FF12H〜00FF13H) ｱﾄﾞﾚｽ ﾋﾞｯﾄ 名称　　　 機　能 1　　0　　SR　R/W　注釈 00FF12 D7 - - - - - 読み出し D6 - - - - - 時は 常時"0" D5 SVDSP SVDｵｰﾄｻﾝﾌﾟﾘﾝｸﾞ制御 On Off 0 R/W SLEEP命令 実行時 "0"に リセット D4 SVDON SVD連続ｻﾝﾌﾟﾘﾝｸﾞ制御/ R Busy Ready 1→0 R/W SLEEP命令 ｽﾃｰﾀｽ W On Off 0 実行時 "0"に リセット D3 SVD3 SVD検出ﾚﾍﾞﾙ X R *2 D2 SVD2 SVD3 SVD2 SVD1 SVD0 X R 1 1 1 1 D1 SVD1 1 1 1 0 X R : : : : D0 SVD0 0 0 0 0 X R 00FF13 D7 - - - - - 読み出し D6 - - - - - 時は D5 - - - - - 常時"0" D4 - - - - - D3 CMP1ON ｺﾝﾊﾟﾚｰﾀ1 On/Off制御 On Off 0 R/W D2 CMP0ON ｺﾝﾊﾟﾚｰﾀ0 On/Off制御 On Off 0 R/W D1 CMP1DT ｺﾝﾊﾟﾚｰﾀ1ﾃﾞｰﾀ +>- +<- 0 R D0 CMP0DT ｺﾝﾊﾟﾚｰﾀ0ﾃﾞｰﾀ +>- +<- 0 R *1 イニシャルリセット時、本ステータスはハードウェアによる初回のサンプリングが終 了するまで、"1"に設定されます。 *2　初期値は、ハードウェアによる初回のサンプリング時に検出される電源電圧によって 　　設定されます。 　　このサンプリングが終了するまで、SVD0〜SVD3のデータは不定となります。