表5.1.1(k) I/Oメモリマップ(00FF60H〜00FF63H) アドレス ビット 名称    機 能 1  0  SR R/W 注釈 00FF60 D7 IOC07 P07I/Oコントロールレジスタ D6 IOC06 P06I/Oコントロールレジスタ D5 IOC05 P05I/Oコントロールレジスタ D4 IOC04 P04I/Oコントロールレジスタ D3 IOC03 P03I/Oコントロールレジスタ 出力 入力 0  R/W D2 IOC02 P02I/Oコントロールレジスタ D1 IOC01 P01I/Oコントロールレジスタ D0 IOC00 P00I/Oコントロールレジスタ 00FF61 D7 IOC17 P17I/Oコントロールレジスタ D6 IOC16 P16I/Oコントロールレジスタ D5 IOC15 P15I/Oコントロールレジスタ D4 IOC14 P14I/Oコントロールレジスタ D3 IOC13 P13I/Oコントロールレジスタ 出力 入力 0  R/W D2 IOC12 P12I/Oコントロールレジスタ D1 IOC11 P11I/Oコントロールレジスタ D0 IOC10 P10I/Oコントロールレジスタ 00FF62 D7 P07D P07入出力兼用ポートデータ D6 P06D P06入出力兼用ポートデータ D5 P05D P05入出力兼用ポートデータ D4 P04D P04入出力兼用ポートデータ High Low 1 R/W D3 P03D P03入出力兼用ポートデータ D2 P02D P02入出力兼用ポートデータ D1 P01D P01入出力兼用ポートデータ D0 P00D P00入出力兼用ポートデータ 00FF63 D7 P17D P17入出力兼用ポートデータ D6 P16D P16入出力兼用ポートデータ D5 P15D P15入出力兼用ポートデータ D4 P14D P14入出力兼用ポートデータ High Low 1 R/W D3 P13D P13入出力兼用ポートデータ D2 P12D P12入出力兼用ポートデータ D1 P11D P11入出力兼用ポートデータ D0 P10D P10入出力兼用ポートデータ