ＤＩＶ:  Divide HL reg. by A reg.(13cycle)

機能　L ← HL/A  H ← 剰余
      HLレジスタの内容をAレジスタの内容で除算し、商をLレジスタに、剰余をHレジス
      タにストアします。
      除数'0'で除算を行うと、ゼロ除算例外処理が発生します。
      除数'0'で除算を行い、商が8ビットを越えた場合はVフラグが'1'にセットされ、被
      除数(HLレジスタの内容)は保存されます。

コード　MSB                   LSB
         １ １ ０ ０ １ １ １ ０　 CEH

         １ １ ０ １ １ ０ ０ １　 D9H

フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
         − − − −       ０

注意　MODEL0/2では本命令ができません。

モード　インプライド(レジスタ直接)

例　　　   設定値　　　      結　果

          HL    A        L   H       SC
                                 N  V  C  Z
         1A16H 64H      42H 4EH  0  0  0  0
         332CH 64H      83H 00H  1  0  0  0
         0000H 58H      00H 00H  0  0  0  1
         0301H 02H      01H 03H  1  1  0  0