ＳＬＬ　ｒ: Shift r reg. left logical (3cycle)

機能　C ← 7 6 5 4 3 2 1 0 ← 0 r
      rレジスタ(A/B)の内容を1ビット左にシフトします。レジスタのビット7は、キャリ
      ー(C)に移動し、レジスタのビット0には'0'が入ります。
      "SLA"命令と同様の結果が得られますが、"SLL"命令は論理シフトのため、オーバー
      フロー(V)フラグは変化しません。

コード　MSB                   LSB
         １ １ ０ ０ １ １ １ ０   CEH

         １ ０ ０ ０ ０ １ ０ ｒ   84H、85H ※

     ※   r   ニーモニック コード
         A  0　　SLL A      84H
         B  1　　SLL B   　 85H

フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
         − − − −    −

モード　レジスタ直接

例　　　   設定値　　　   結　果

             r          r          SC
                               N  V  C  Z
          00111100   01111000  1 −  0  0
          10010000   00100000  0 −  1  0


ＳＬＬ　［ＢＲ：ｌｌ］: Shift location [BR:ll] left logical (5cycle)

機能　C ← 7 6 5 4 3 2 1 0 ← 0 [BR:ll]
      BRレジスタの内容を上位バイト、8ビット絶対アドレスll下位バイトとしてアドレ
      ス指定されたデータメモリの内容を1ビット左にシフトします。データのビット7は
      キャリー(C)に移動し、データのビット0は'0'になります。
      "SLA"命令と同様の結果が得られますが、"SLL"命令は論理シフトのため、オーバー
      フロー(V)フラグは変化しません。
      EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。

コード　MSB                   LSB
         １ １ ０ ０ １ １ １ ０   CEH

         １ ０ ０ ０ ０ １ １ ０   86H

                  l  l             ll

フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
         − − − −    −

モード　8ビット絶対

例　　　   設定値　　　   結　果

          [BR:ll]    [BR:ll]       SC
                               N  V  C  Z
          00111100   01111000  1 −  0  0
          10010000   00100000  0 −　1  0


ＳＬＬ　［ＨＬ］: Shift location [HL] left logical (4cycle)

機能　C ← 7 6 5 4 3 2 1 0 ← 0 [HL]
      HLレジスタで指定されたデータメモリの内容を1ビット左にシフトします。データ
      のビット7はキャリー(C)に移動し、データのビット0は'0'になります。
      "SLA"命令と同様の結果が得られますが、"SLL"命令は論理シフトのため、オーバー
      フロー(V)フラグも変化します。
      EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。

コード　MSB                   LSB
         １ １ ０ ０ １ １ １ ０   CEH

         １ ０ ０ ０ ０ １ １ １   87H

フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
         − − − −    −

モード　レジスタ間接

例　　　   設定値　　　   結　果

          　[HL]       [HL]        SC
                               N  V  C  Z
          00111100   01111000  1 −  0  0
          10010000   00100000  0 −  1  0