ＸＯＲ　Ａ，　［ｉｒ］: Exclusive OR location [ir reg.] and A reg. (2cycle) 機能　A ← A ∀ ir irレジスタ(IX/IY)でアドレス指定されたデータメモリの内容とAレジスタの内容と の排他的論理和をとり、結果をAレジスタにストアします。 XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド レスになります(MODEL2/3)。 コード　MSB LSB ０ ０ １ １ １ １ １ ir 3EH、3FH ※ ※ ir ニーモニック コード IX 0　XOR A,[IX] 3EH IY 1　XOR A,[IY] 3FH フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ − − − − − − モード　Src: レジスタ間接 　　　　Dst: レジスタ直接 例　　　 設定値　　　 結　果 　A [ir] A SC N V C Z 2CH 41H 6DH 0 ― ― 0 7AH B6H CCH 1 ― ― 0 ＸＯＲ　Ａ，　［ｉｒ＋ｄｄ］: Exclusive OR location [ir reg.+dd] and A reg. (4cycle) 機能　A ← A ∀ [ir+dd] irレジスタ(IX/IY)の内容とディスプレースメントddの和でアドレス指定されたデ ータメモリの内容とAレジスタの内容との排他的論理和をとり、結果をAレジスタにス トアします。 ddは符号付きデータとして扱われ、範囲は-128〜127です。 XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド レスになります(MODEL2/3)。 コード　MSB LSB １ １ ０ ０ １ １ １ ０ CEH ０ ０ １ １ １ ０ ０ ir 38H、39H ※ d d dd ※ ir ニーモニック コード IX 0　　XOR A, 38H [IX+dd] IY 1　　XOR A, 39H [IY+dd] フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ − − − − − − モード　Src: ディスプレースメント付きレジスタ間接 　　　　Dst: レジスタ直接 例　　　 設定値　　　 結　果 　A [ir+dd] A SC N V C Z 2CH 41H 6DH 0 ― ― 0 7AH B6H CCH 1 ― ― 0 ＸＯＲ　Ａ，　［ｉｒ＋Ｌ］: Exclusive OR location [ir reg.+L] and A reg. (4cycle) 機能　A ← A ∀ [ir+L] irレジスタ(IX/IY)の内容とLレジスタの内容の和でアドレス指定されたデータメモ リの内容とAレジスタの内容との排他的論理和をとり、結果をAレジスタにストアし ます。 Lレジスタの内容は符号付きデータとして扱われ、範囲は-128〜127です。 XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド レスになります(MODEL2/3)。 コード　MSB LSB １ １ ０ ０ １ １ １ ０ CEH ０ ０ １ １ １ ０ １ ir 3AH、3BH ※ d d dd ※ ir ニーモニック コード IX 0　　XOR A, 3AH [IX+L] IY 1　　XOR A, 3BH [IY+L] フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ − − − − − − モード　Src: インデックスレジスタ付きレジスタ間接 　　　　Dst: レジスタ直接 例　　　 設定値　　　 結　果 　A [ir+L] A SC N V C Z 2CH 41H 6DH 0 ― ― 0 7AH B6H CCH 1 ― ― 0