home *** CD-ROM | disk | FTP | other *** search
/ DP Tool Club 25 / CD_ASCQ_25_1095.iso / dos / prg / 4p_v311 / whatsnew.311 < prev    next >
Text File  |  1995-08-27  |  8KB  |  153 lines
  1.  
  2.  changes from v3.1.0 (01.08.1995) to v3.1.1 (01.09.1995)
  3.  =======================================================
  4.  README.1ST
  5.     +  information for the timer chip usage inside an IBM OS/2 DOS box added
  6.     +  information about the new implemented screen grab feature added
  7.  80x86.CPU
  8.     +  new iPentium stepping and voltage information added (120 and 133 MHz)
  9.     +  new iPentium errata added (for std, DP, APIC, TCP, OvDr related bugs)
  10.  INFO v2.5.8
  11.     +  screen grab feature added (for the initial and the blue screens)
  12.     +  internal clock speed detection for all ≥80386 processors added
  13.     ±  clock speed and L1-cache state updating routine added (for screen #1)
  14.     ±  MHz tests prepared for all possible ≥80386 clock speeds (up to 200 MHz)
  15.     ±  reset test modified (disabled A20 memory wrapping during the test now)
  16.     ±  detection for the NexGen, IBM and Cyrix CPUs corrected (bug removed now)
  17.  INFO v3.1.1
  18.     +  screen grab feature added (after the execution of external programs)
  19.  OVERLAYS
  20.     ±  reset tests modified (disabled A20 memory wrapping during the tests now)
  21.     +  ß-test routine for 32 bit wide SMSW AX test added
  22.  
  23.  
  24.  changes from v3.0.3 (01.07.1995) to v3.1.0 (01.08.1995)
  25.  =======================================================
  26.  80x86.CPU
  27.     +  CR4.bit5 description added (enable 36bit-addressing and 2MB-paging)
  28.     ±  MSR #03h and MSR #0Fh description corrected (never used)
  29.     +  MSR #08h description added (removed TR8 for TLB-testing A35..A32)
  30.     ±  Performance Monitoring event list corrected (both can be counted)
  31.     +  CPUID feature flags bit6 description added
  32.     +  needed clock cycles for some iPentium instructions added
  33.     +  some iP55CT processor details added (iP6 OverDrive for iPentium-133)
  34.  INFO v2.5.7
  35.     +  detection for the iP55CT processor added
  36.     -  second page disabled, if running inside an IBM OS/2 DOS-box
  37.     ±  shareware / registered version handling changed
  38.  INFO v3.1.0
  39.     ±  command line parameter bug removed (for executing INFO v2.x.x)
  40.     ±  shareware / registered version handling changed
  41.  STAT v3.1.0
  42.     +  counting under (standard) virtual mode added (i.e. for EMM386.EXE)
  43.     ±  event names corrected (events and clocks can be counted for each)
  44.     +  some ',' added while displaying the very large numbers (more readable)
  45.     +  pressing [@] exits and avoids making the program memory resident
  46.     +  counter stopping feature at program startup and after non-TSR-use added
  47.     ±  file handling for STAT.LOG improved (more security added)
  48.     ±  initial security tests modified and enhanced (no longer Windows or OS/2)
  49.     ±  shareware / registered version handling changed
  50.  
  51.  
  52.  changes from v3.0.2 (01.05.1995) to v3.0.3 (01.07.1995)
  53.  =======================================================
  54.  80x86.CPU
  55.     ±  Probe Mode Control Register description corrected and added
  56.     +  TR12.bit4 and TR12.bit6 description added
  57.     +  iPentium stepping and voltage information added
  58.     +  iPentium (known) bugs information added
  59.     +  some 386/486 stepping/mask revision values added
  60.     +  NexGen Nx586 triple fault reset value added
  61.  INFO v2.5.6
  62.     +  detection for the Weitek coprocessors added (1167/3167/4167, no differ)
  63.     ±  detection for the Cyrix processors corrected (bug removed)
  64.     ±  detection for the NexGen processor corrected (bug removed)
  65.  INFO v3.0.3
  66.     ±  on-line help system modified
  67.     +  IBM OS/2 warning screen added
  68.     +  second, I/O based reset test added
  69.     +  ß-test menu added
  70.  OVERLAYS
  71.     ±  overlay assembler source codes compacted and re-arranged
  72.     +  FPU location test can't be used inside an IBM OS/2 DOS box any longer
  73.     +  second, I/O based reset test added
  74.     +  ß-test routine for CPL3-to-CPL0 test added (idea by Ingo Warnke)
  75.     +  ß-test routine for LOCK NOP test added (idea by Vladimir Zakharychev)
  76.  
  77.  
  78.  changes from v3.0.1 (01.04.1995) to v3.0.2 (01.05.1995)
  79.  =======================================================
  80.  80x86.CPU
  81.     ±  Debug Mode Control Register description corrected
  82.     +  DR7.GD=1 information and warning added
  83.     +  some iP6 news for the Performance Monitoring and the MSR access added
  84.     +  example for NexGen processor detection added
  85.     +  some more processor CPUID values added
  86.     +  some more processor reset id values added
  87.  INFO v2.5.5
  88.     ±  some bugs removed and some screen details changed/corrected
  89.     +  some code for DR7.GD=1 security (in real mode only) added
  90.     ±  speed test for the iPentium with 120 and 133 MHz corrected
  91.     ±  speed test prepared for the iP6 (the TSC maybe not longer MSR #10h)
  92.     +  some security for DR4 and DR5 reading while CR4.DE=1 added
  93.     +  detection for the Cyrix M1 processor added (I hope, that it works...)
  94.     +  detection for the IBM 386/486SLC and 486BLC processors added (via MSRs)
  95.     +  detection for the IBM 386/486SLC(2) and 486BLC processors added (reset)
  96.     +  detection for the Cyrix M5, M6 and M7 processors added (via reset test)
  97.     +  detection for the i376, RapidCAD, i486SL and iPentium-60/66 A-step added
  98.     +  detection for the iOverDrive (for std486, i486DX4, iP5-5V, iP5-3V) added
  99.     +  detection for the NexGen Nx586 and Nx587 processors added
  100.     ±  correct CR0 restore after triple fault reset test added
  101.     -  bad triple fault reset message removed; incompatible with M5, M6, M7 CPU
  102.     +  correction for the early iPentium with 60 and 66 MHz CPUID added
  103.  INFO v3.0.2
  104.     +  remembers/holds now your parameters from the last INFO v2.x.x execution
  105.  OVERLAYS
  106.     +  CPUID instruction test -> correction for the early iPentium 60/66 added
  107.     ±  triple fault reset test -> restores CR0 value correct now
  108.     +  triple fault reset test -> correction for the early iPentium 60/66 added
  109.     +  triple fault reset test -> some code for DR7.GD=1 security added
  110.     +  hidden instruction test -> some code for DR7.GD=1 security added (ICEBP)
  111.  STAT v3.0.2
  112.     +  speed test for the iPentium with 120 and 133 MHz corrected
  113.     +  some security for the new iP6 processor (it is not compatible) added
  114.  
  115.  
  116.  changes from v3.0.0 (20.03.1995) to v3.0.1 (01.04.1995)
  117.  =======================================================
  118.  general
  119.     ±  changed filenames to ISO-9660 standard (for possible CD-ROM storage)
  120.  80x86.CPU
  121.     ±  bug-free iPentium steppings (100% sure!) from Intel's check software
  122.     +  some more processor reset id values added
  123.  INFO v2.5.4
  124.     +  100% sure test for iPentium FDIV-bug without calculating added
  125.     +  A20 gate state viewing added (memory wrapping)
  126.     ±  A20 gate state restore after triple fault reset test added
  127.     ±  GDTR/IDTR/FS/GS/CRx/DRx restore after triple fault reset test added
  128.     ±  invisible cursor and faster refreshing for the values
  129.  INFO v3.0.1
  130.     ±  new, modified menu structure with sub-menus
  131.     ±  more detailed help with non-resizeable help window
  132.     +  virtual mode, MS-WINDOWS and QEMM warning screens added
  133.     ±  some more shareware information added (for registration)
  134.     ±  you may now change the path or the drive while working in the DOS-shell
  135.     ±  starting 2nd copy of the INFO program from the DOS-shell is impossible
  136.  OVERLAYS
  137.     ±  overlay structure changed and more secure execution now
  138.     +  triple fault reset test -> restores L1-cache state and A20 gate state
  139.     +  triple fault reset test -> restores GDTR/IDTR/FS/GS/CRx/DRx values
  140.     +  L1-cache size test -> detects the size of the internal L1-cache
  141.     +  pre-fetch queue size test -> detects the size of the pre-fetch queue
  142.     +  FPU location test -> differs between SX+Co and real DX processors
  143.     ±  L1-cache switch (all modes) -> did not worked correct on all machines
  144.     +  L1-cache switch (real mode) -> should work correct on all machines now
  145.     +  iPentium hardware details -> should work on iPentium processors only
  146.     +  A20 gate test and switch -> control the memory wrapping for ≥80286 CPUs
  147.  
  148.  ┌────────────────────────────────────────────────────────────────────────────┐
  149.  │ + is new implemeted feature   ± is modified feature   - is removed feature │
  150.  └────────────────────────────────────────────────────────────────────────────┘
  151.  
  152.                              *** END OF FILE ***
  153.