home *** CD-ROM | disk | FTP | other *** search
/ Hot Shareware 32 / hot34.iso / ficheros / DTOOL / INTER57E.ZIP / PCICFG11.ZIP / 80861237.PCI < prev    next >
Text File  |  1997-09-27  |  2KB  |  75 lines
  1. %! Detailed register description file for PCICFG.EXE by Ralf Brown
  2. %!
  3. %! Filename 80861237.PCI = Vendor 8086h, Device 1237h -- Intel 82441FX
  4. %! Last Edit 9/27/97 by Ralf Brown
  5. %!
  6.  
  7. [See file BLANK.PCI for description of formatting specification and how
  8. to create your own device descriptions.]
  9.  
  10.  
  11. !begin
  12. 82441FX System Controller registers in detail:
  13.  PMC Control:     %[50]2x
  14.  Cache Control:   cache size    %[52:7-6]|0K;256K;512K;reserved|
  15.           L2 RAM type    %[52:5-4](L2RAM)
  16.           Force L2 miss  %[52:1]y\tL1 cache %[52:0]Ed\tNA# %[52:3]Ed
  17.  DRAM control:    DRAMs are %[57:4]|NOT;| self-refreshing
  18.           refresh   = %[57:2-0](Refresh)
  19.           DRAM hole = %[57:7-6]|none;512K-640K;15M-16M;reserved|
  20.           EDO Detect mode is %[57:3]ed
  21.  Memory Top:      %[67<3]4dM
  22.  DRAM Boundaries: %[60<3]4dM %[61<3]4dM %[62<3]4dM %[63<3]4dM %[64<3]4dM %[65<3]4dM %[66<3]4dM %[67<3]4dM
  23.  DRAM Row Type:   %[55]2x
  24.  DRAM timing:      burst:  read = %[58:6-5](RBurst)   write = %[58:4-3](WBurst)
  25.           RAS-to-CAS   = %[58:2]|3;2| clocks
  26.           DRAM leadoff = %[58:1-0]|8/6/3;7/5/3;8/6/4;7/5/4| (read/write/precharge)
  27.           MA[11:2] buffer strength is %[58:7]|8;12|mA
  28.  Multi-Trn Timer: %[70]d PCLKs
  29.  CPU-Latency:     %[71]d
  30.  SMRAM control:    SMM Space at segment %[72:2-0+8]1x000 is %[72:6]/open/ %[72:5]/closed/ %[72:4]/locked/
  31.  Error Command:   %[90]2x
  32.  Error Status:    %[91]2x
  33.  Turbo Reset:     %[93]2x
  34.  Programmable Attribute Map
  35.     C000-C3FF: %[5A:2]{-C}%[5A:1]{-W}%[5A:0]{-R}\tD000-D3FF: %[5C:2]{-C}%[5C:1]{-W}%[5C:0]{-R}\tE000-E3FF: %[5E:2]{-C}%[5E:1]{-W}%[5E:0]{-R}%
  36.     F000-FFFF: %[59:6]{-C}%[59:5]{-W}%[59:4]{-R}
  37.     C400-C7FF: %[5A:6]{-C}%[5A:5]{-W}%[5A:4]{-R}\tD400-D7FF: %[5C:6]{-C}%[5C:5]{-W}%[5C:4]{-R}\tE400-E7FF: %[5E:6]{-C}%[5E:5]{-W}%[5E:4]{-R}
  38.     C800-CBFF: %[5B:2]{-C}%[5B:1]{-W}%[5B:0]{-R}\tD800-DBFF: %[5D:2]{-C}%[5D:1]{-W}%[5D:0]{-R}\tE800-EBFF: %[5F:2]{-C}%[5F:1]{-W}%[5F:0]{-R}
  39.     CC00-CFFF: %[5B:6]{-C}%[5B:5]{-W}%[5B:4]{-R}\tDC00-DFFF: %[5D:6]{-C}%[5D:5]{-W}%[5D:4]{-R}\tEC00-EFFF: %[5F:6]{-C}%[5F:5]{-W}%[5F:4]{-R}
  40.  
  41.  !% insert device description here
  42.  
  43. !end
  44.  
  45. !enum L2RAM
  46. pipelined burst
  47. async
  48. reserved
  49. two banks p.burst
  50. !end
  51.  
  52. !enum Refresh
  53. 15.6 microseconds
  54. 32.2 microseconds
  55. 62.4 microseconds
  56. 125 microseconds
  57. 250 microseconds
  58. reserved
  59.  
  60. !enum RBurst
  61. x444/x444
  62. x333/x444
  63. x222/x333
  64. x322/x333
  65. !end
  66.  
  67. !enum WBurst
  68. x444
  69. x333
  70. x222
  71. reserved
  72. !end
  73.  
  74. %! end of file
  75.