home *** CD-ROM | disk | FTP | other *** search
/ DOS/V Power Report 1998 January (DVD) / VPR980100.ISO / DRIVER / IBM / VW200 / VW200_2.EXE / DEVINFO / SMC88B.TXT < prev    next >
Text File  |  1995-07-16  |  19KB  |  599 lines
  1. 4.4　命令の詳細説明
  2. ここでは各命令を個々に説明します。
  3. なお、説明は以下のフォーマットにしたがって行います。
  4.  
  5. <説明の見方>
  6.  
  7. ＡＤＣ　Ａ，ｒ: Add with carry r reg. to A reg. (2cycle)
  8.   　ニーモニック:　ニーモニックの意味　(バスサイクル数)
  9.  
  10. 機能　A ← A + r + C
  11.       rレジスタ(A/B)の内容とキャリー(C)をAレジスタに加えます。　機能説明
  12.  
  13. コード　MSB                   LSB
  14.          ０ ０ ０ ０ １ ０ ０ ｒ   08H、09H ※  　オブジェクトコード
  15.                                                     コードが確定されるもの
  16.      ※   r   ニーモニック コード                   については16進数を表記
  17.          A  0　　ADC A, A   08H
  18.          B  1　　ADC A, B　 09H     複数の命令を1個所で説明する場合は、
  19.                                     命令により変更されるビット等を表記
  20.  
  21.  
  22. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ　　命令実行後のフラグの状態
  23.          － － ★ ★                　－　変化しない
  24.                                     　０　リセット
  25.                                     　　　実行結果によりセット/リセット
  26.                                     　★　10進演算/アンパック演算可能
  27.  
  28. モード　Src: レジスタ直接　　アドレッシングモード
  29. 　　　　Dst: レジスタ直接      Srcはソース、Dstはディスティネーションを示します
  30.  
  31. 例　　　     設定値　　　       結　果
  32.  
  33.            A    B    C       A      SC
  34.                                  N  V  C  Z
  35.        D=0, U=0 の場合
  36.           18H  25H   0      3DH  0  0  0  0
  37.           18H  25H   1      3EH  0  0  0  0
  38.           30H  D0H   0      00H  0  0  1  1
  39.           30H  F0H   0      20H  0  0  1  0　　命令の実行例
  40.           30H  50H   0      80H  1  1  0  0
  41.        D=1, U=0 の場合
  42.           18   25    1      44   0  0  0  0
  43.        D=1, U=1 の場合
  44.           18   25    1      04   0  0  1  0
  45.  
  46. 記号の意味は命令一覧表と同様です。　⇒　"4.3.2 記号の意味"
  47.  
  48. なお、複数のレジスタを一括して説明する際には以下の記号を使用します。
  49.  
  50. 　r.....データレジスタA/B、またはA/B/L/H
  51.   ir....インデックスレジスタIX/IY
  52.   rp....16ビット(ペア)レジスタBA/HL、または16ビットレジスタ(BA)/HL/IX/IY/(SP)
  53.   er....ニューコードバンクレジスタNB、およびエクスパンドページレジスタEP/XP/YP
  54.  
  55.   cc1...分岐条件C/NC/Z/NZ
  56.   cc2...分岐条件LT/LE/GT/GE/V/NV/P/M/F0/F1/F2/F3/NF0/NF1/NF2/NF3
  57.  
  58. マキシマムモードとミニマムモードでバスサイクル数の異なるものについてはサイクル数
  59. に(MAX)と(MIN)を付けて記載します。MINにはMODEL0/1も含まれます。
  60.  
  61.  
  62.  
  63. ＡＤＣ　Ａ，ｒ: Add with carry r reg. to A reg. (2cycle)
  64.  
  65. 機能　A ← A + r + C
  66.       rレジスタ(A/B)の内容とキャリー(C)をAレジスタに加えます。
  67.  
  68. コード　MSB                   LSB
  69.          ０ ０ ０ ０ １ ０ ０ ｒ   08H、09H ※
  70.  
  71.      ※   r   ニーモニック コード
  72.          A  0　　ADC A, A   08H
  73.          B  1　　ADC A, B　 09H
  74.  
  75. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  76.          － － ★ ★
  77.  
  78. モード　Src: レジスタ直接
  79. 　　　　Dst: レジスタ直接
  80.  
  81. 例　　　     設定値　　　       結　果
  82.  
  83.            A    B    C       A      SC
  84.                                  N  V  C  Z
  85.        D=0, U=0 の場合
  86.           18H  25H   0      3DH  0  0  0  0
  87.           18H  25H   1      3EH  0  0  0  0
  88.           30H  D0H   0      00H  0  0  1  1
  89.           30H  F0H   0      20H  0  0  1  0
  90.           30H  50H   0      80H  1  1  0  0
  91.        D=1, U=0 の場合
  92.           18   25    1      44   0  0  0  0
  93.        D=1, U=1 の場合
  94.           18   25    1      04   0  0  1  0
  95.  
  96.  
  97. ＡＤＣ　Ａ，＃ｎｎ: Add with carry immediate data nn to A reg. (2cycle)
  98.  
  99. 機能　A ← A + nn + C
  100.       8ビット即値データnnとキャリー(C)をAレジスタに加えます。
  101.  
  102. コード　MSB                   LSB
  103.          ０ ０ ０ ０ １ ０ １ ０   0AH
  104.  
  105.                   n  n             nn
  106.  
  107. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  108.          － － ★ ★
  109.  
  110. モード　Src: 即値データ
  111. 　　　　Dst: レジスタ直接
  112.  
  113. 例　　　     設定値　　　       結　果
  114.  
  115.            A   nn    C       A      SC
  116.                                  N  V  C  Z
  117.        D=0, U=0 の場合
  118.           18H  25H   0      3DH  0  0  0  0
  119.           18H  25H   1      3EH  0  0  0  0
  120.           30H  D0H   0      00H  0  0  1  1
  121.           30H  F0H   0      20H  0  0  1  0
  122.           30H  50H   0      80H  1  1  0  0
  123.        D=1, U=0 の場合
  124.           18   25    1      44   0  0  0  0
  125.        D=1, U=1 の場合
  126.           18   25    1      04   0  0  1  0
  127.  
  128.  
  129. ＡＤＣ　Ａ，［ＢＲ：ｌｌ］: Add with carry location [BR:ll] to A reg. (3cycle)
  130.  
  131. 機能　A ← A + [BR:ll] + C
  132.       BRレジスタの内容を上位バイト、8ビット絶対アドレスll下位バイトとしてアドレ
  133.       ス指定されたデータメモリの内容とキャリー(C)をAレジスタに加えます。
  134.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  135.  
  136. コード　MSB                   LSB
  137.          ０ ０ ０ ０ １ １ ０ ０   0CH
  138.  
  139.                   l  l             ll
  140.  
  141. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  142.          － － ★ ★
  143.  
  144. モード　Src: 8ビット絶対
  145. 　　　　Dst: レジスタ直接
  146.  
  147. 例　　　     設定値　　　       結　果
  148.  
  149.            A [BR:ll] C       A      SC
  150.                                  N  V  C  Z
  151.        D=0, U=0 の場合
  152.           18H  25H   0      3DH  0  0  0  0
  153.           18H  25H   1      3EH  0  0  0  0
  154.           30H  D0H   0      00H  0  0  1  1
  155.           30H  F0H   0      20H  0  0  1  0
  156.           30H  50H   0      80H  1  1  0  0
  157.        D=1, U=0 の場合
  158.           18   25    1      44   0  0  0  0
  159.        D=1, U=1 の場合
  160.           18   25    1      04   0  0  1  0
  161.  
  162.  
  163. ＡＤＣ　Ａ，［ｈｈｌｌ］: Add with carry location [hhll] to A reg. (4cycle)
  164.  
  165. 機能　A ← A + [hhll] + C
  166.       16ビット絶対アドレスhhllでアドレス指定されたデータメモリの内容とキャリー
  167.       (C)をAレジスタに加えます。
  168.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  169.  
  170. コード　MSB                   LSB
  171.          ０ ０ ０ ０ １ １ ０ １   0DH
  172.  
  173.                   l  l             ll
  174.  
  175.                   h  h             hh
  176.  
  177. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  178.          － － ★ ★
  179.  
  180. モード　Src: 16ビット絶対
  181. 　　　　Dst: レジスタ直接
  182.  
  183. 例　　　     設定値　　　       結　果
  184.  
  185.            A [hhll]  C       A      SC
  186.                                  N  V  C  Z
  187.        D=0, U=0 の場合
  188.           18H  25H   0      3DH  0  0  0  0
  189.           18H  25H   1      3EH  0  0  0  0
  190.           30H  D0H   0      00H  0  0  1  1
  191.           30H  F0H   0      20H  0  0  1  0
  192.           30H  50H   0      80H  1  1  0  0
  193.        D=1, U=0 の場合
  194.           18   25    1      44   0  0  0  0
  195.        D=1, U=1 の場合
  196.           18   25    1      04   0  0  1  0
  197.  
  198.  
  199. ＡＤＣ　Ａ，［ＨＬ］: Add with carry location [HL] to A reg. (2cycle)
  200.  
  201. 機能　A ← A + [HL] + C
  202.       HLレジスタでアドレス指定されたデータメモリの内容とキャリー(C)をAレジスタ
  203.       に加えます。
  204.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  205.  
  206. コード　MSB                   LSB
  207.          ０ ０ ０ ０ １ ０ １ １   0BH
  208.  
  209. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  210.          － － ★ ★
  211.  
  212. モード　Src: レジスタ間接
  213. 　　　　Dst: レジスタ直接
  214.  
  215. 例　　　     設定値　　　       結　果
  216.  
  217.            A 　[HL]  C       A      SC
  218.                                  N  V  C  Z
  219.        D=0, U=0 の場合
  220.           18H  25H   0      3DH  0  0  0  0
  221.           18H  25H   1      3EH  0  0  0  0
  222.           30H  D0H   0      00H  0  0  1  1
  223.           30H  F0H   0      20H  0  0  1  0
  224.           30H  50H   0      80H  1  1  0  0
  225.        D=1, U=0 の場合
  226.           18   25    1      44   0  0  0  0
  227.        D=1, U=1 の場合
  228.           18   25    1      04   0  0  1  0
  229.  
  230.  
  231. ＡＤＣ　Ａ，［ｉｒ］: Add with carry location [ir reg.] to A reg. (2cycle)
  232.  
  233. 機能　A ← A + [ir] + C
  234.       irレジスタ(IX/IY)でアドレス指定されたデータメモリの内容とキャリー(C)をAレ
  235.       ジスタに加えます。
  236.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  237.       レスになります(MODEL2/3)。
  238.  
  239. コード　MSB                   LSB
  240.          ０ ０ ０ ０ １ １ １ ir   0EH、0FH ※
  241.  
  242.      ※   ir  ニーモニック コード
  243.          IX 0　　ADC A,[IX] 0EH
  244.          IY 1　　ADC A,[IY] 0FH
  245.  
  246. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  247.          － － ★ ★
  248.  
  249. モード　Src: レジスタ間接
  250. 　　　　Dst: レジスタ直接
  251.  
  252. 例　　　     設定値　　　       結　果
  253.  
  254.            A 　[ir]  C       A      SC
  255.                                  N  V  C  Z
  256.        D=0, U=0 の場合
  257.           18H  25H   0      3DH  0  0  0  0
  258.           18H  25H   1      3EH  0  0  0  0
  259.           30H  D0H   0      00H  0  0  1  1
  260.           30H  F0H   0      20H  0  0  1  0
  261.           30H  50H   0      80H  1  1  0  0
  262.        D=1, U=0 の場合
  263.           18   25    1      44   0  0  0  0
  264.        D=1, U=1 の場合
  265.           18   25    1      04   0  0  1  0
  266.  
  267.  
  268. ＡＤＣ　Ａ，［ｉｒ＋ｄｄ］: Add with carry location [ir reg.+dd] to A reg.
  269.                                                                         (4cycle)
  270.  
  271. 機能　A ← A + [ir+dd] + C
  272.       irレジスタ(IX/IY)の内容とディスプレースメントddの和でアドレス指定されたデ
  273.       ータメモリの内容とキャリー(C)をAレジスタに加えます。
  274.       ddは符号付きデータとして扱われ、範囲は-128～127です。
  275.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  276.       レスになります(MODEL2/3)。
  277.  
  278. コード　MSB                   LSB
  279.          １ １ ０ ０ １ １ １ ０   CEH
  280.  
  281.          ０ ０ ０ ０ １ ０ ０ ir   08H、09H ※
  282.  
  283.                   d  d             dd
  284.  
  285.      ※   ir  ニーモニック コード
  286.          IX 0　　ADC A,     08H
  287.                  [IX+dd]
  288.          IY 1　　ADC A,     09H
  289.                  [IY+dd]
  290.  
  291. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  292.          － － ★ ★
  293.  
  294. モード　Src: ディスプレースメント付きレジスタ間接
  295. 　　　　Dst: レジスタ直接
  296.  
  297. 例　　　     設定値　　　       結　果
  298.  
  299.            A [ir+dd] C       A      SC
  300.                                  N  V  C  Z
  301.        D=0, U=0 の場合
  302.           18H  25H   0      3DH  0  0  0  0
  303.           18H  25H   1      3EH  0  0  0  0
  304.           30H  D0H   0      00H  0  0  1  1
  305.           30H  F0H   0      20H  0  0  1  0
  306.           30H  50H   0      80H  1  1  0  0
  307.        D=1, U=0 の場合
  308.           18   25    1      44   0  0  0  0
  309.        D=1, U=1 の場合
  310.           18   25    1      04   0  0  1  0
  311.  
  312.  
  313. ＡＤＣ　Ａ，［ｉｒ＋Ｌ］: Add with carry location [ir reg.+L] to A reg. (4cycle)
  314.  
  315. 機能　A ← A + [ir+L] + C
  316.       irレジスタ(IX/IY)の内容とLレジスタの内容の和でアドレス指定されたデータメモ
  317.       リの内容とキャリー(C)をAレジスタに加えます。
  318.       Lレジスタの内容は符号付きデータとして扱われ、範囲は-128～127です。
  319.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  320.       レスになります(MODEL2/3)。
  321.  
  322. コード　MSB                   LSB
  323.          １ １ ０ ０ １ １ １ ０   CEH
  324.  
  325.          ０ ０ ０ ０ １ ０ １ ir   0AH、0BH ※
  326.  
  327.      ※   ir  ニーモニック コード
  328.          IX 0　　ADC A,     0AH
  329.                  [IX+L]
  330.          IY 1　　ADC A,     0BH
  331.                  [IY+L]
  332.  
  333. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  334.          － － ★ ★
  335.  
  336. モード　Src: インデックスレジスタ付きレジスタ間接
  337. 　　　　Dst: レジスタ直接
  338.  
  339. 例　　　     設定値　　　       結　果
  340.  
  341.            A  [ir+L] C       A      SC
  342.                                  N  V  C  Z
  343.        D=0, U=0 の場合
  344.           18H  25H   0      3DH  0  0  0  0
  345.           18H  25H   1      3EH  0  0  0  0
  346.           30H  D0H   0      00H  0  0  1  1
  347.           30H  F0H   0      20H  0  0  1  0
  348.           30H  50H   0      80H  1  1  0  0
  349.        D=1, U=0 の場合
  350.           18   25    1      44   0  0  0  0
  351.        D=1, U=1 の場合
  352.           18   25    1      04   0  0  1  0
  353.  
  354.  
  355. ＡＤＣ　［ＨＬ］，　Ａ: Add with carry A reg. to location [HL] (4cycle)
  356.  
  357. 機能　[HL] ← [HL] + A + C
  358.       Aレジスタの内容とキャリー(C)をHLレジスタでアドレス指定されたデータメモリに
  359.       加えます。
  360.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  361.  
  362. コード　MSB                   LSB
  363.          １ １ ０ ０ １ １ １ ０   CEH
  364.  
  365.          ０ ０ ０ ０ １ １ ０ ０   0CH
  366.  
  367. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  368.          － － ★ ★
  369.  
  370. モード　Src: レジスタ直接
  371. 　　　　Dst: レジスタ間接
  372.  
  373. 例　　　     設定値　　　       結　果
  374.  
  375.          [HL]   A    C     [HL]     SC
  376.                                  N  V  C  Z
  377.        D=0, U=0 の場合
  378.           18H  25H   0      3DH  0  0  0  0
  379.           18H  25H   1      3EH  0  0  0  0
  380.           30H  D0H   0      00H  0  0  1  1
  381.           30H  F0H   0      20H  0  0  1  0
  382.           30H  50H   0      80H  1  1  0  0
  383.        D=1, U=0 の場合
  384.           18   25    1      44   0  0  0  0
  385.        D=1, U=1 の場合
  386.           18   25    1      04   0  0  1  0
  387.  
  388.  
  389. ＡＤＣ　［ＨＬ］，　＃ｎｎ: Add with carry immediate data nn to location [HL]
  390.                                                                         (5cycle)
  391.  
  392. 機能　[HL] ← [HL] + nn + C
  393.       8ビット即値データnnとキャリー(C)をHLレジスタでアドレス指定されたデータメモ
  394.       リに加えます。
  395.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  396.  
  397. コード　MSB                   LSB
  398.          １ １ ０ ０ １ １ １ ０   CEH
  399.  
  400.          ０ ０ ０ ０ １ １ ０ １   0DH
  401.  
  402.                   n  n             nn
  403.  
  404. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  405.          － － ★ ★
  406.  
  407. モード　Src: 即値データ
  408. 　　　　Dst: レジスタ間接
  409.  
  410. 例　　　     設定値　　　       結　果
  411.  
  412.          [HL]  nn    C     [HL]     SC
  413.                                  N  V  C  Z
  414.        D=0, U=0 の場合
  415.           18H  25H   0      3DH  0  0  0  0
  416.           18H  25H   1      3EH  0  0  0  0
  417.           30H  D0H   0      00H  0  0  1  1
  418.           30H  F0H   0      20H  0  0  1  0
  419.           30H  50H   0      80H  1  1  0  0
  420.        D=1, U=0 の場合
  421.           18   25    1      44   0  0  0  0
  422.        D=1, U=1 の場合
  423.           18   25    1      04   0  0  1  0
  424.  
  425.  
  426. ＡＤＣ　［ＨＬ］，　［ｉｒ］: Add with carry location [ir reg.] to location [HL]
  427.                                                                         (5cycle)
  428.  
  429. 機能　[HL] ← [HL] + [ir] + C
  430.       irレジスタ(IX/IY)でアドレス指定されたデータメモリの内容とキャリー(C)をHLレ
  431.       ジスタでアドレス指定されるデータメモリに加えます。
  432.       EPレジスタの内容がデータメモリ[HL]のページアドレス、XPレジスタ(IX指定時)、
  433.       YPレジスタ(IY指定時)の内容がデータメモリ[ir]のページアドレスになります
  434.       (MODEL2/3)。
  435.  
  436. コード　MSB                   LSB
  437.          １ １ ０ ０ １ １ １ ０   CEH
  438.  
  439.          ０ ０ ０ ０ １ １ １ ir   0EH、0FH ※
  440.  
  441.      ※   ir  ニーモニック コード
  442.          IX 0　　ADC [HL],  0EH
  443.                  [IX]
  444.          IY 1　　ADC [HL],  0FH
  445.                  [IY]
  446.  
  447. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  448.          － － ★ ★
  449.  
  450. モード　Src: レジスタ間接
  451. 　　　　Dst: レジスタ間接
  452.  
  453. 例　　　     設定値　　　       結　果
  454.  
  455.          [HL] [ir]   C     [HL]     SC
  456.                                  N  V  C  Z
  457.        D=0, U=0 の場合
  458.           18H  25H   0      3DH  0  0  0  0
  459.           18H  25H   1      3EH  0  0  0  0
  460.           30H  D0H   0      00H  0  0  1  1
  461.           30H  F0H   0      20H  0  0  1  0
  462.           30H  50H   0      80H  1  1  0  0
  463.        D=1, U=0 の場合
  464.           18   25    1      44   0  0  0  0
  465.        D=1, U=1 の場合
  466.           18   25    1      04   0  0  1  0
  467.  
  468.  
  469. ＡＤＣ　ＢＡ，　ｒｐ: Add with carry rp reg. to BA reg. (4cycle)
  470.  
  471. 機能　BA ← BA + rp + C
  472.       rpレジスタ(BA/HL/IX/IY)の内容とキャリー(C)をBAレジスタに加えます。
  473.  
  474. コード　MSB                   LSB
  475.          １ １ ０ ０ １ １ １ １   CFH
  476.  
  477.          ０ ０ ０ ０ ０ １  rp     04H、07H ※
  478.  
  479.      ※   rp  ニーモニック コード
  480.          BA 00  ADC BA, BA  04H
  481.          HL 01  ADC BA, HL  05H
  482.          IX 10  ADC BA, IX  06H
  483.          IY 11  ADC BA, IY  07H
  484.  
  485. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  486.          － － － －
  487.  
  488. モード　Src: レジスタ直接
  489. 　　　　Dst: レジスタ直接
  490.  
  491. 例　　　     設定値　　　       結　果
  492.  
  493.           BA    rp   C      BA      SC
  494.                                  N  V  C  Z
  495.         1380H 3546H  0    48C6H  0  0  0  0
  496.         1380H 3546H  1    48C7H  0  0  0  0
  497.         1380H EC80H  0    0000H  0  0  1  1
  498.         5218H 4174H  0    938CH  1  1  0  0
  499.         5342H C32AH  1    166DH  0  0  1  0
  500.                                    (rp≠BA)
  501.  
  502.  
  503. ＡＤＣ　ＢＡ，　＃ｍｍｎｎ：Add with carry immediate data mmnn to BA reg.
  504.                                                                         (4cycle)
  505. 機能　BA ← BA + mmnn + C
  506.       16ビット即値データとキャリー(C)をBAレジスタに加えます。
  507.  
  508. コード　MSB                   LSB
  509.          １ １ ０ ０ １ １ １ １   CFH
  510.  
  511.          ０ １ １ ０ ０ ０ ０ ０   60H
  512.  
  513.                   n  n             nn
  514.  
  515.                   m  m             mm
  516.  
  517. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  518.          － － － －
  519.  
  520. モード　Src: 即値データ
  521. 　　　　Dst: レジスタ直接
  522.  
  523. 例　　　     設定値　　　       結　果
  524.  
  525.           BA   mmnn  C      BA      SC
  526.                                  N  V  C  Z
  527.         1380H 3546H  0    48C6H  0  0  0  0
  528.         1380H 3546H  1    48C7H  0  0  0  0
  529.         1380H EC80H  0    0000H  0  0  1  1
  530.         5218H 4174H  0    938CH  1  1  0  0
  531.         5342H C32AH  1    166DH  0  0  1  0
  532.  
  533.  
  534. ＡＤＣ　ＨＬ，　ｒｐ: Add with carry rp reg. to HL reg. (4cycle)
  535.  
  536. 機能　HL ← HL + rp + C
  537.       rpレジスタ(BA/HL/IX/IY)の内容とキャリー(C)をHLレジスタに加えます。
  538.  
  539. コード　MSB                   LSB
  540.          １ １ ０ ０ １ １ １ １   CFH
  541.  
  542.          ０ ０ １ ０ ０ １  rp     24H～27H ※
  543.  
  544.      ※   rp  ニーモニック コード
  545.          BA 00  ADC HL, BA  24H
  546.          HL 01  ADC HL, HL  25H
  547.          IX 10  ADC HL, IX  26H
  548.          IY 11  ADC Hl, IY  27H
  549.  
  550. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  551.          － － － －
  552.  
  553. モード　Src: レジスタ直接
  554. 　　　　Dst: レジスタ直接
  555.  
  556. 例　　　     設定値　　　       結　果
  557.  
  558.           HL    rp   C      HL      SC
  559.                                  N  V  C  Z
  560.         1380H 3546H  0    48C6H  0  0  0  0
  561.         1380H 3546H  1    48C7H  0  0  0  0
  562.         1380H EC80H  0    0000H  0  0  1  1
  563.         5218H 4174H  0    938CH  1  1  0  0
  564.         5342H C32AH  1    166DH  0  0  1  0
  565.                                    (rp≠HL)
  566.  
  567.  
  568. ＡＤＣ　ＨＬ，　＃ｍｍｎｎ：Add with carry immediate data mmnn to HL reg.
  569.                                                                         (4cycle)
  570. 機能　HL ← HL + mmnn + C
  571.       16ビット即値データとキャリー(C)をHLレジスタに加えます。
  572.  
  573. コード　MSB                   LSB
  574.          １ １ ０ ０ １ １ １ １   CFH
  575.  
  576.          ０ １ １ ０ ０ ０ ０ １   61H
  577.  
  578.                   n  n             nn
  579.  
  580.                   m  m             mm
  581.  
  582. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  583.          － － － －
  584.  
  585. モード　Src: 即値データ
  586. 　　　　Dst: レジスタ直接
  587.  
  588. 例　　　     設定値　　　       結　果
  589.  
  590.           HL   mmnn  C      HL      SC
  591.                                  N  V  C  Z
  592.         1380H 3546H  0    48C6H  0  0  0  0
  593.         1380H 3546H  1    48C7H  0  0  0  0
  594.         1380H EC80H  0    0000H  0  0  1  1
  595.         5218H 4174H  0    938CH  1  1  0  0
  596.         5342H C32AH  1    166DH  0  0  1  0
  597.  
  598.  
  599.