home *** CD-ROM | disk | FTP | other *** search
/ DOS/V Power Report 1998 January (DVD) / VPR980100.ISO / DRIVER / IBM / VW200 / VW200_2.EXE / DEVINFO / SMC112A.TXT < prev    next >
Text File  |  1995-05-05  |  6KB  |  104 lines
  1. 5　周辺回路と動作
  2.  
  3. SMC88112の周辺回路はメモリマップドI/O方式でCPUとインターフェースされています。こ
  4. のため、他のメモリアクセスと同様にI/Oメモリを操作して周辺回路を制御することがで
  5. きます。以下、各周辺回路別にその動作と制御方法を説明します。
  6.  
  7. 5.1　I/Oメモリマップ
  8.  
  9. 　　　　　表5.1.1(a) I/Oメモリマップ(00FF00H～00FF02H,MCUモード)
  10.  
  11. ｱﾄﾞﾚｽ   ﾋﾞｯﾄ  名称　　　        機　能              1　　0　　SR　R/W　注釈
  12. 00FF00   D7   BSMD1     ﾊﾟｽﾓｰﾄﾞ(CPUﾓｰﾄﾞ)                      0   R/W
  13. (MCU)                    BSMD1 BSMD0     ﾓｰﾄﾞ
  14.                            1     1    512K(ﾏｷｼﾏﾑ)
  15.          D6   BSMD0        1     0    512K(ﾐﾆﾏﾑ)              0   R/W
  16.                            0     1    64K
  17.                            0     0    ｼﾝｸﾞﾙﾁｯﾌﾟ
  18.          D5   CEMD1     ﾁｯﾌﾟｲﾈｰﾌﾞﾙﾓｰﾄﾞ                        1   R/W  64Kﾊﾟｽﾓｰﾄﾞ
  19.                          CEMD1 CEMD0     ﾓｰﾄﾞ                          のみ
  20.                            1     1    64K(CE0)
  21.          D4   CEMD0        1     0    32K(CE0,CE1)            1   R/W
  22.                            0     1    16K(CE1-CE3)
  23.                            0     0     8K(CE0-CE3)
  24.          D3   CE3　　   CE3(R33)                   CE3　CE3   0   R/W  ｼﾝｸﾞﾙﾁｯﾌﾟ
  25.                                  CE信号出力ｲﾈｰﾌﾞﾙ  有効 無効           ﾓｰﾄﾞの
  26.          D2   CE2　　   CE2(R32) 有効: CE信号出力  CE2　CE2   0   R/W  場合、
  27.                                  無効: DC出力(R3x) 有効 無効           DC出力に
  28.          D1   CE1　　   CE1(R31)                   CE1　CE1   0   R/W  固定
  29.                                                    有効 無効
  30.          D0   CE0　　   CE0(R30)                   CE0　CE0   0   R/W
  31.                                                    有効 無効
  32. 00FF01   D7   SPP7      ｽﾀｯｸﾎﾟｲﾝﾀﾍﾟｰｼﾞｱﾄﾞﾚｽ (MSB)   1    0    0   R/W
  33.          D6   SPP6                                  1    0    0   R/W
  34.          D5   SPP5      <SPﾍﾟｰｼﾞ割り付け可能ｱﾄﾞﾚｽ>  1    0    0   R/W
  35.          D4   SPP4      ｼﾝｸﾞﾙﾁｯﾌﾟﾓｰﾄﾞ: 0ﾍﾟｰｼﾞのみ　 1    0    0   R/W
  36.          D3   SPP3      64Kﾓｰﾄﾞ:       0ﾍﾟｰｼﾞのみ　 1    0    0   R/W
  37.          D2   SPP2      512K(min)ﾓｰﾄﾞ: 0～27Hﾍﾟｰｼﾞ  1    0    0   R/W
  38.          D1   SPP1      512K(max)ﾓｰﾄﾞ: 0～27Hﾍﾟｰｼﾞ  1    0    0   R/W
  39.          D0   SPP0                          (LSB)   1    0    0   R/W
  40. 00FF02   D7   EBR       ﾊﾞｽ解放ｲﾈｰﾌﾞﾙ        K11   BREQ 入力
  41.                                                         ﾎﾟｰﾄ  0   R/W
  42.                         (K11,R51端子仕様)    R51   BACK 出力
  43.                                                         ﾎﾟｰﾄ
  44.                         ｳｪｲﾄｽﾃｰﾄ制御
  45.          D6   WT2        WT2 WT1 WT0 ｽﾃｰﾄ数
  46.                           1   1   1    14
  47.                           1   1   0    12
  48.          D5   WT1         1   0   1    10                     0   R/W
  49.                           1   0   0     8
  50.                           0   1   1     6
  51.          D4   WT1         0   1   0     4
  52.                           0   0   1     2
  53.                           0   0   0  ﾉｰｳｪｲﾄ
  54.          D3   CLKCHG    CPU動作ｸﾛｯｸ切り換え  　　  OSC3 OSC1  0   R/W
  55.          D2   OSCC      OSC3発振On/Off制御   　　   On  Off   0   R/W
  56.                         動作ﾓｰﾄﾞ選択
  57.          D1   VDC1
  58.                         VDC1 VDC0
  59.                           1   ×  高速ﾓｰﾄﾞ
  60.                                   (VD1=3.3V)
  61.                           0    1  低ﾊﾟﾜｰﾓｰﾄﾞ                  0   R/W
  62.          D0   VDC0                (VD1=1.3V)
  63.                           0    0  通常ﾓｰﾄﾞ
  64.                                   (VD1=2.2V)
  65.  
  66. 注!　　アドレス"00FF00H"および"00FF01H"に任意の値をそれぞれ書き込むまで、NMIを含
  67.  　　　めたすべての割り込みはマスクされます。
  68.  
  69.  
  70. 　　　　　表5.1.1(c) I/Oメモリマップ(00FF12H～00FF13H)
  71.  
  72. ｱﾄﾞﾚｽ   ﾋﾞｯﾄ  名称　　　        機　能              1　　0　　SR　R/W　注釈
  73. 00FF12   D7   -         -                           -    -    -        読み出し
  74.          D6   -         -                           -    -    -        時は
  75.                                                                        常時"0"
  76.          D5   SVDSP     SVDｵｰﾄｻﾝﾌﾟﾘﾝｸﾞ制御         On   Off   0   R/W  SLEEP命令
  77.                                                                        実行時
  78.                                                                        "0"に
  79.                                                                        リセット
  80.          D4   SVDON     SVD連続ｻﾝﾌﾟﾘﾝｸﾞ制御/   R  Busy Ready 1→0 R/W  SLEEP命令
  81.                         ｽﾃｰﾀｽ                  W   On   Off   0        実行時
  82.                                                                        "0"に
  83.                                                                        リセット
  84.          D3   SVD3      SVD検出ﾚﾍﾞﾙ                           X    R   *2
  85.          D2   SVD2       SVD3 SVD2 SVD1 SVD0                  X    R
  86.                            1    1    1    1
  87.          D1   SVD1         1    1    1    0                   X    R
  88.                            :    :    :    :
  89.          D0   SVD0         0    0    0    0                   X    R
  90. 00FF13   D7   -         -                           -    -    -        読み出し
  91.          D6   -         -                           -    -    -        時は
  92.          D5   -         -                           -    -    -        常時"0"
  93.          D4   -         -                           -    -    -
  94.          D3   CMP1ON    ｺﾝﾊﾟﾚｰﾀ1 On/Off制御        On   Off   0   R/W
  95.          D2   CMP0ON    ｺﾝﾊﾟﾚｰﾀ0 On/Off制御        On   Off   0   R/W
  96.          D1   CMP1DT    ｺﾝﾊﾟﾚｰﾀ1ﾃﾞｰﾀ               +>-  +<-   0    R
  97.          D0   CMP0DT    ｺﾝﾊﾟﾚｰﾀ0ﾃﾞｰﾀ               +>-  +<-   0    R
  98.  
  99. *1  イニシャルリセット時、本ステータスはハードウェアによる初回のサンプリングが終
  100.     了するまで、"1"に設定されます。
  101. *2　初期値は、ハードウェアによる初回のサンプリング時に検出される電源電圧によって
  102. 　　設定されます。
  103. 　　このサンプリングが終了するまで、SVD0～SVD3のデータは不定となります。
  104.