home
***
CD-ROM
|
disk
|
FTP
|
other
***
search
/
DOS/V Power Report 1998 January (DVD)
/
VPR980100.ISO
/
DRIVER
/
IBM
/
VW200
/
VW200_2.EXE
/
DEVINFO
/
SMC112N.TXT
< prev
next >
Wrap
Text File
|
1995-07-16
|
3KB
|
78 lines
5.11.7 割り込み機能
プログラマブルタイマは、タイマ0およびタイマ1の各アンダーフロー信号によって割り込
みを発生させることができます。
図5.11.7.1にプログラマブルタイマ割り込み回路の構成を示します。
タイマ0およびタイマ1の各アンダーフロー信号によって、それぞれに対応する割り込み要
因フラグFPT0、FPT1が"1"にセットされ、割り込みが発生します。各割り込み要因フラグ
に対応した割り込みイネーブルレジスタEPT0、EPT1の設定により、割り込みを禁止するこ
ともできます。
また、CPUに対するプログラマブルタイマ割り込みの優先レベルを割り込みプライオリテ
ィレジスタPPT0、PPT1によって任意のレベル(0~3)に設定できます。
上記、割り込み制御レジスタの詳細と割り込み発生後の動作については"5.15 割り込みと
スタンバイ状態"を参照してください。
各割り込み要因の例外処理ベクタアドレスは、それぞれ以下のとおり設定されています。
プログラマブルタイマ1割り込み: 000006H
プログラマブルタイマ0割り込み: 000008H
なお、16ビットモードを選択している場合は割り込み要因フラグFPT0は"1"にセットされ
ず、タイマ0の割り込みも発生しません。(16ビットモード時は、16ビットカウンタのアン
ダーフローによって割り込み要因フラグFPT1が"1"にセットされます。)
割り込みプライオリティ
アドレス レジスタ PPT0, PPT1
タイマ1アンダーフロー 割り込み要因
アドレス フラグ FPT1
割り込みイネーブル
アドレス レジスタ EPT1 割り込み優先 割り込み
レベル判定回路 要求
タイマ0アンダーフロー 割り込み要因
アドレス フラグ FPT0
割り込みイネーブル
アドレス レジスタ EPT0
TOUT信号はレジスタPTOUTによって出力制御が行われます。PTOUTに"1"を設定すると、TOUT
信号がR27出力ポート端子から出力され、"0"を設定するとHIGH(VDD)レベルが出力されま
す。このとき、データレジスタR27Dには常時"1"が設定されている必要があります。
なお、TOUT信号はレジスタPTOUTとは非同期に発生していますので、レジスタの設定によ
る信号のON/OFF時には1/2サイクル以内のハザードが生じます。
5.11.9 シリアルインターフェースの転送速度設定
タイマ1のアンダーフロー信号をシリアルインターフェースのクロック源として使用する
ことができます。
この場合の転送速度の設定はレジスタPSC1X、RLD1Xによって行い、タイマ1のカウンタモ
ードをリロードカウントモード(RLMD1="1")に設定して使用します。
タイマ1のアンダーフロー信号はシリアルインターフェース内で1/32分周されるため、転
送速度に対するレジスタRLD1Xへの設定値は次式のようになります。
RLD1X=fosc/(32*bps*4PSC1X)-1
fosc: 発振周波数(OSC1/OSC3)
bps: 転送速度
PSC1X: レジスタPSC1X設定値(0~3)
(RLD1Xには00Hも設定可能)
表5.11.9.1にOSC3発振回路を原振とした場合の転送速度の設定例を示します。
表5.11.9.1 転送速度の設定例
OSC3発振周波数/プログラマブルタイマの設定
転送速度 fosc3=3.072MHz fosc3=4.608MHz fosc3=4.9152MHz
(bps) PSC1X RLD1X PSC1X RLD1X PSC1X RLD1X
9,600 0(1/1) 09H 0(1/1) 0EH 0(1/1) 0FH
4,800 0(1/1) 13H 0(1/1) 1DH 0(1/1) 1FH
2,400 0(1/1) 27H 0(1/1) 3BH 0(1/1) 3FH
1,200 0(1/1) 4FH 0(1/1) 77H 0(1/1) 7FH
600 0(1/1) 9FH 0(1/1) EFH 0(1/1) FFH
300 1(1/4) 4FH 1(1/4) 77H 1(1/4) 7FH
150 1(1/4) 9FH 1(1/4) EFH 1(1/4) FFH