home *** CD-ROM | disk | FTP | other *** search
/ DOS/V Power Report 1998 January (DVD) / VPR980100.ISO / DRIVER / IBM / VW200 / VW200_2.EXE / DEVINFO / SMC88D.TXT < prev    next >
Text File  |  1995-07-16  |  14KB  |  469 lines
  1. ＡＮＤ　Ａ，　ｒ: Logical AND of r reg. and A reg. (2cycle)
  2.  
  3. 機能　A ← A ∧ r
  4.       rレジスタ(A/B)の内容とAレジスタの内容との論理積をとり、結果をAレジスタにス
  5.       トアします。
  6.  
  7. コード　MSB                   LSB
  8.          ０ ０ １ ０ ０ ０ ０ ｒ   20H、21H ※
  9.  
  10.      ※    r  ニーモニック コード
  11.          A  0   AND A, A    20H
  12.          B  1   AND A, B    21H
  13.  
  14. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  15.          － － － －    － －
  16.  
  17. モード　Src: レジスタ直接
  18. 　　　　Dst: レジスタ直接
  19.  
  20. 例　　　   設定値　　　        結　果
  21.  
  22.          　A    B           A      SC
  23.                                 N  V  C  Z
  24.           3BH  61H         21H  0  － － 0
  25.           5AH  A5H         00H  0  － － 1
  26.           D6H  93H         92H  1  － － 0
  27.  
  28.  
  29. ＡＮＤ　Ａ，　＃ｎｎ: Logical AND of immediate data nn and A reg. (2cycle)
  30.  
  31. 機能　A ← A ∧ nn
  32.       8ビット即値データnnとAレジスタの内容との論理積をとり、結果をAレジスタにスト
  33.       アします。
  34.  
  35. コード　MSB                   LSB
  36.          ０ ０ １ ０ ０ ０ １ ０   22H
  37.  
  38.                   n  n             nn
  39.  
  40. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  41.          － － － －    － －
  42.  
  43. モード　Src: 即値データ
  44. 　　　　Dst: レジスタ直接
  45.  
  46. 例　　　   設定値　　　        結　果
  47.  
  48.          　A   nn           A      SC
  49.                                 N  V  C  Z
  50.           3BH  61H         21H  0  － － 0
  51.           5AH  A5H         00H  0  － － 1
  52.           D6H  93H         92H  1  － － 0
  53.  
  54.  
  55. ＡＮＤ　Ａ，　［ＢＲ：ｌｌ］: Logical AND of location [BR:ll] and A reg.
  56.                                                                         (2cycle)
  57.  
  58. 機能　A ← A ∧ [BR:ll]
  59.       BRレジスタの内容を上位バイト、8ビット絶対アドレスllを下位バイトとしてアド
  60.       レス指定されるデータメモリの内容とAレジスタの内容との論理積をとり、結果を
  61.       Aレジスタにストアします。
  62.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  63.  
  64. コード　MSB                   LSB
  65.          ０ ０ １ ０ ０ １ １ ０   24H
  66.  
  67.                   l  l             ll
  68.  
  69. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  70.          － － － －    － －
  71.  
  72. モード　Src: 8ビット絶対
  73. 　　　　Dst: レジスタ直接
  74.  
  75. 例　　　   設定値　　　        結　果
  76.  
  77.          　A [BR:ll]        A      SC
  78.                                 N  V  C  Z
  79.           3BH  61H         21H  0  － － 0
  80.           5AH  A5H         00H  0  － － 1
  81.           D6H  93H         92H  1  － － 0
  82.  
  83.  
  84. ＡＮＤ　Ａ，　［ｈｈｌｌ］: Logical AND of location [hhll] and A reg. (4cycle)
  85.  
  86. 機能　A ← A ∧ [hhll]
  87.       16ビット絶対アドレスhhllでアドレス指定されたデータメモリの内容とAレジスタ
  88.       の内容との論理積をとり、結果をAレジスタにストアします。
  89.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  90.  
  91. コード　MSB                   LSB
  92.          ０ ０ １ ０ ０ １ ０ １   25H
  93.  
  94.                   l  l             ll
  95.  
  96.                   h  h             hh
  97.  
  98. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  99.          － － － －    － －
  100.  
  101. モード　Src: 16ビット絶対
  102. 　　　　Dst: レジスタ直接
  103.  
  104. 例　　　   設定値　　　        結　果
  105.  
  106.          　A [hhll]         A      SC
  107.                                 N  V  C  Z
  108.           3BH  61H         21H  0  － － 0
  109.           5AH  A5H         00H  0  － － 1
  110.           D6H  93H         92H  1  － － 0
  111.  
  112.  
  113. ＡＮＤ　Ａ，　［ＨＬ］： Logical AND of location [HL] and A reg. (2cycle)
  114.  
  115. 機能　A ← A ∧ [HL]
  116.       HLレジスタでアドレス指定されたデータメモリの内容とAレジスタの内容との論理
  117.       積をとり、結果をAレジスタにストアします。
  118.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  119.  
  120. コード　MSB                   LSB
  121.          ０ ０ １ ０ ０ ０ １ １   23H
  122.  
  123. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  124.          － － － －    － －
  125.  
  126. モード　Src: レジスタ間接
  127. 　　　　Dst: レジスタ直接
  128.  
  129. 例　　　   設定値　　　        結　果
  130.  
  131.          　A  [HL]          A      SC
  132.                                 N  V  C  Z
  133.           3BH  61H         21H  0  － － 0
  134.           5AH  A5H         00H  0  － － 1
  135.           D6H  93H         92H  1  － － 0
  136.  
  137.  
  138. ＡＮＤ　Ａ，　［ｉｒ］： Logical AND of location [ir reg.] and A reg. (2cycle)
  139.  
  140. 機能　A ← A ∧ [ir]
  141.       irレジスタ(IX/IY)でアドレス指定されたデータメモリの内容とAレジスタの内容と
  142.       の論理積をとり、結果をAレジスタにストアします。
  143.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  144.       レスになります(MODEL2/3)。
  145.  
  146. コード　MSB                   LSB
  147.          ０ ０ ０ ０ ０ １ １ ir   26H、27H ※
  148.  
  149.      ※   ir  ニーモニック コード
  150.          IX 0　　AND A,[IX] 26H
  151.          IY 1　　AND A,[IY] 27H
  152.  
  153. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  154.          － － － －    － －
  155.  
  156. モード　Src: レジスタ間接
  157. 　　　　Dst: レジスタ直接
  158.  
  159. 例　　　   設定値　　　        結　果
  160.  
  161.          　A  [ir]          A      SC
  162.                                 N  V  C  Z
  163.           3BH  61H         21H  0  － － 0
  164.           5AH  A5H         00H  0  － － 1
  165.           D6H  93H         92H  1  － － 0
  166.  
  167.  
  168. ＡＮＤ　Ａ，　［ｉｒ＋ｄｄ］： Logical AND of location [ir reg.+dd] and A reg.
  169.                                                                         (2cycle)
  170. 機能　A ← A ∧ [ir+dd]
  171.       irレジスタ(IX/IY)の内容とディスプレースメントddの和でアドレス指定されたデ
  172.       ータメモリの内容とAレジスタの内容との論理積をとり、結果をAレジスタにストア
  173.       します。ddは符号付きデータとして扱われ、範囲は-128～127です。
  174.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  175.       レスになります(MODEL2/3)。
  176.  
  177. コード　MSB                   LSB
  178.          １ １ ０ ０ １ １ １ ０   CEH
  179.          ０ ０ １ ０ ０ ０ ０ ir   20H、21H ※
  180.  
  181.                   d  d             dd
  182.  
  183.      ※   ir  ニーモニック コード
  184.          IX 0　　AND A,     20H
  185.                  [IX+dd]
  186.          IY 1　　AND A,     21H
  187.                  [IY+dd]
  188.  
  189. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  190.          － － － －    － －
  191.  
  192. モード　Src: ディスプレースメント付きレジスタ間接
  193. 　　　　Dst: レジスタ直接
  194.  
  195. 例　　　   設定値　　　        結　果
  196.  
  197.          　A [ir+dd]        A      SC
  198.                                 N  V  C  Z
  199.           3BH  61H         21H  0  － － 0
  200.           5AH  A5H         00H  0  － － 1
  201.           D6H  93H         92H  1  － － 0
  202.  
  203.  
  204. ＡＮＤ　Ａ，　［ｉｒ＋Ｌ］： Logical AND of location [ir reg.+L] and A reg.
  205.                                                                         (4cycle)
  206. 機能　A ← A ∧ [ir+L]
  207.       irレジスタ(IX/IY)の内容とLレジスタの内容の和でアドレス指定されたデータメモ
  208.       リの内容とAレジスタの内容との論理積をとり、結果をAレジスタにストアします。
  209.       Lレジスタの内容は符号付きデータとして扱われ、範囲は-128～127です。
  210.       XPレジスタ(IX指定時)、YPレジスタ(IY指定時)の内容がデータメモリのページアド
  211.       レスになります(MODEL2/3)。
  212.  
  213. コード　MSB                   LSB
  214.          １ １ ０ ０ １ １ １ ０   CEH
  215.  
  216.          ０ ０ １ ０ ０ ０ １ ir   22H、23H ※
  217.  
  218.      ※   ir  ニーモニック コード
  219.          IX 0　　AND A,     22H
  220.                  [IX+L]
  221.          IY 1　　AND A,     23H
  222.                  [IY+L]
  223.  
  224. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  225.          － － － －    － －
  226.  
  227. モード　Src: インデックスレジスタ付きレジスタ間接
  228. 　　　　Dst: レジスタ直接
  229.  
  230. 例　　　   設定値　　　        結　果
  231.  
  232.          　A [ir+L]         A      SC
  233.                                 N  V  C  Z
  234.           3BH  61H         21H  0  － － 0
  235.           5AH  A5H         00H  0  － － 1
  236.           D6H  93H         92H  1  － － 0
  237.  
  238.  
  239. ＡＮＤ　Ｂ，　＃ｎｎ: Logical AND of immediate data nn and B reg. (3cycle)
  240.  
  241. 機能　B ← B ∧ nn
  242.       8ビット即値データnnとBレジスタの内容との論理積をとり、結果をBレジスタにスト
  243.       アします。
  244.  
  245. コード　MSB                   LSB
  246.          １ １ ０ ０ １ １ １ ０   CEH
  247.  
  248.          １ ０ １ １ ０ ０ ０ ０   B0H
  249.  
  250.                   n  n             nn
  251.  
  252. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  253.          － － － －    － －
  254.  
  255. モード　Src: 即値データ
  256. 　　　　Dst: レジスタ直接
  257.  
  258. 例　　　   設定値　　　        結　果
  259.  
  260.          　B   nn           B      SC
  261.                                 N  V  C  Z
  262.           3BH  61H         21H  0  － － 0
  263.           5AH  A5H         00H  0  － － 1
  264.           D6H  93H         92H  1  － － 0
  265.  
  266.  
  267. ＡＮＤ　Ｌ，　＃ｎｎ: Logical AND of immediate data nn and L reg. (3cycle)
  268.  
  269. 機能　L ← L ∧ nn
  270.       8ビット即値データnnとLレジスタの内容との論理積をとり、結果をLレジスタにス
  271.       トアします。
  272.  
  273. コード　MSB                   LSB
  274.          １ １ ０ ０ １ １ １ ０   CEH
  275.  
  276.          １ ０ １ １ ０ ０ ０ １   B1H
  277.  
  278.                   n  n             nn
  279.  
  280. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  281.          － － － －    － －
  282.  
  283. モード　Src: 即値データ
  284. 　　　　Dst: レジスタ直接
  285.  
  286. 例　　　   設定値　　　        結　果
  287.  
  288.          　L   nn           L      SC
  289.                                 N  V  C  Z
  290.           3BH  61H         21H  0  － － 0
  291.           5AH  A5H         00H  0  － － 1
  292.           D6H  93H         92H  1  － － 0
  293.  
  294.  
  295. ＡＮＤ　Ｈ，　＃ｎｎ: Logical AND of immediate data nn and H reg. (3cycle)
  296.  
  297. 機能　H ← H ∧ nn
  298.       8ビット即値データnnとHレジスタの内容との論理積をとり、結果をHレジスタにス
  299.       トアします。
  300.  
  301. コード　MSB                   LSB
  302.          １ １ ０ ０ １ １ １ ０   CEH
  303.  
  304.          １ ０ １ １ ０ ０ １ ０   B2H
  305.  
  306.                   n  n             nn
  307.  
  308. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  309.          － － － －    － －
  310.  
  311. モード　Src: 即値データ
  312. 　　　　Dst: レジスタ直接
  313.  
  314. 例　　　   設定値　　　        結　果
  315.  
  316.          　H   nn           H      SC
  317.                                 N  V  C  Z
  318.           3BH  61H         21H  0  － － 0
  319.           5AH  A5H         00H  0  － － 1
  320.           D6H  93H         92H  1  － － 0
  321.  
  322.  
  323. ＡＮＤ　ＳＣ，　＃ｎｎ: Logical AND of immediate data nn and SC (3cycle)
  324.  
  325. 機能　SC ← SC ∧ nn
  326.       8ビット即値データnnとシステムコンディションフラグ(SC)の内容との論理積をと
  327.       り、結果をシステムコンディションフラグ(SC)にストアします。
  328.  
  329. コード　MSB                   LSB
  330.          １ ０ ０ １ １ １ ０ ０   9CH
  331.  
  332.                   n  n             nn
  333.  
  334. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  335.          ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓
  336.  
  337. モード　Src: 即値データ
  338. 　　　　Dst: レジスタ直接
  339.  
  340. 例　　　   設定値　　　             結　果
  341.  
  342.           SC   nn          SC              SC
  343.                                 I1 I0 U  D  N  V  C  Z
  344.           3BH  61H         21H  0  0  1  0  0  0  0  1
  345.           5AH  A5H         00H  0  0  0  0  0  0  0  0
  346.           D6H  93H         92H  1  0  0  1  0  0  1  0
  347.  
  348.  
  349. ＡＮＤ　［ＢＲ：ｌｌ］，　＃ｎｎ: Logical AND of immediate data nn
  350. 　　　　　　　　　　　　　　　　　　　　　　　　   and location [BR:ll] (5cycle)
  351.  
  352. 機能　[BR:ll] ← [BR:ll] ∧ nn
  353.       8ビット即値データnnとBRレジスタの内容を上位バイト、8ビット絶対アドレスllを
  354.       下位バイトとしてアドレス指定されるデータメモリの内容との論理積をとり、結果
  355.       をシステムコンディションフラグ(SC)にストアします。
  356.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  357.  
  358. コード　MSB                   LSB
  359.          １ １ ０ １ １ ０ ０ ０   D8H
  360.  
  361.                   l  l             ll
  362.  
  363.                   n  n             nn
  364.  
  365. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  366.          － － － － － － － －
  367.  
  368. モード　Src: 即値データ
  369. 　　　　Dst: 8ビット絶対
  370.  
  371. 例　　　   設定値　　　        結　果
  372.  
  373.        [BR:ll] nn       [BR:ll]    SC
  374.                                 N  V  C  Z
  375.           3BH  61H         21H  0  － － 0
  376.           5AH  A5H         00H  0  － － 1
  377.           D6H  93H         92H  1  － － 0
  378.  
  379.  
  380. ＡＮＤ　［ＨＬ］，　Ａ： Logical AND of A reg. and location [HL] (4cycle)
  381.  
  382. 機能　[HL] ← [HL]  ∧ A
  383.       Aレジスタの内容とHLレジスタでアドレス指定されたデータメモリの内容との論理
  384.       積をとり、結果をそのアドレスにストアします。
  385.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  386.  
  387. コード　MSB                   LSB
  388.          １ １ ０ ０ １ １ １ ０   CEH
  389.  
  390.          ０ ０ １ ０ ０ １ ０ ０   24H
  391.  
  392. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  393.          － － － －    － －
  394.  
  395. モード　Src: レジスタ直接
  396. 　　　　Dst: レジスタ間接
  397.  
  398. 例　　　   設定値　　　        結　果
  399.  
  400.          [HL] 　A         [HL]      SC
  401.                                 N  V  C  Z
  402.           3BH  61H         21H  0  － － 0
  403.           5AH  A5H         00H  0  － － 1
  404.           D6H  93H         92H  1  － － 0
  405.  
  406.  
  407. ＡＮＤ　［ＨＬ］，　＃ｎｎ： Logical AND of immediate data nn and location [HL]
  408.                                                                         (5cycle)
  409. 機能　[HL] ← [HL]  ∧ nn
  410.       8ビット即値データnnとHLレジスタでアドレス指定されたデータメモリの内容との
  411.       論理積をとり、結果をそのアドレスにストアします。
  412.       EPレジスタの内容がデータメモリのページアドレスになります(MODEL2/3)。
  413.  
  414. コード　MSB                   LSB
  415.          １ １ ０ ０ １ １ １ ０   CEH
  416.  
  417.          ０ ０ １ ０ ０ １ ０ １   25H
  418.  
  419.                   n  n             nn
  420.  
  421. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  422.          － － － －    － －
  423.  
  424. モード　Src: 即値データ
  425. 　　　　Dst: レジスタ間接
  426.  
  427. 例　　　   設定値　　　        結　果
  428.  
  429.          [HL]  nn         [HL]      SC
  430.                                 N  V  C  Z
  431.           3BH  61H         21H  0  － － 0
  432.           5AH  A5H         00H  0  － － 1
  433.           D6H  93H         92H  1  － － 0
  434.  
  435.  
  436. ＡＮＤ　［ＨＬ］，　［ｉｒ］： Logical AND of location [ir reg.]
  437.                                                       and location [HL] (5cycle)
  438. 機能　[HL] ← [HL]  ∧ ir
  439.       irレジスタ(IX/IY)とHLレジスタでそれぞれアドレス指定されたデータメモリの内容
  440.       の論理積をとり、結果をデータメモリ[HL]にストアします。
  441.       EPレジスタの内容がデータメモリ[HL]のページアドレス、XPレジスタ(IX指定時)、
  442.       YPレジスタ(IY指定時)の内容がデータメモリ[ir]のページアドレスになります
  443.       (MODEL2/3)。
  444.  
  445. コード　MSB                   LSB
  446.          １ １ ０ ０ １ １ １ ０   CEH
  447.  
  448.          ０ ０ １ ０ ０ １ １ ir   26H、27H ※
  449.  
  450.      ※   ir  ニーモニック コード
  451.          IX 0　　ADD [HL],  26H
  452.                  [IX]
  453.          IY 1　　ADD [HL],  27H
  454.                  [IY]
  455.  
  456. フラグ　 I1 I0 Ｕ Ｄ Ｎ Ｖ Ｃ Ｚ
  457.          － － － －    － －
  458.  
  459. モード　Src: レジスタ間接
  460. 　　　　Dst: レジスタ間接
  461.  
  462. 例　　　   設定値　　　        結　果
  463.  
  464.          [HL]  ir         [HL]      SC
  465.                                 N  V  C  Z
  466.           3BH  61H         21H  0  － － 0
  467.           5AH  A5H         00H  0  － － 1
  468.           D6H  93H         92H  1  － － 0
  469.